【EP3】DE0で始めるVerilog HDL【C16】
CQ出版から2011年7月22日に発売された書籍と、
ALTERA FPGAの載ったボード「DE0」について語るスレです。
ハードウェア記述言語HDLの学習はとにかく使ってみることが大切です。
HDLの初心者，HDL解説書を読んだが思うように理解が進まなかった人、
何かというとスグに「米国本社の英語マニュアル嫁!」で困っているFPGAソフト屋さん、
組み込みマイコンをやってみたいけど、家事と育児に追われて時間のない人、
新型デバイスが発表されても、ちっとも出回らなくて辟易している人、
VHDLはなんでソースがあんなに長いんだ?と思っている人、
渦子ちゃんを触ってみたいチェリーな人、
みんな み〜んな大集合! 楽しく情報交換して、DE0でいろんなもの作りましょう。
さぁキミも、レッツ F・P・G・A〜ぇぃ !!
CQ出版 DE0の本のページ
http://shop.cqpub.co.jp/hanbai/books/I/I000030.htm
DE0のメーカーのページ
http://www.terasic.com.tw/en/
ソリトンウェーブ
http://solitonwave.shop-pro.jp/?mode=cate&cbid=547287&csid=0
DigiKey
http://www.digikey.jp/
アルテラ
http://www.altera.co.jp/
もしかして
俺って、 2ゲット?
色々教えて欲しいっすｗ
ときに、スケマしたののシンボル吐かせようとすっとファイル生成に失敗するのウチだけ？
Ｆｉｌｅ→Create/Update→Create Symbol Files for Current File
で、"Can't open read-onry file C:/Proj/xxx.bsf" って出て何もしない。
試しに、xxx.bsfのファイルを先に作っておいて上書きすると成功します。
Win7の問題だろうか？
CQのアカデミックのほうが別々に買うよりお買い得だったな・・・
人気ないのかな？
reg [3:0]count;
always@(posedge clk)begin
count <= count+1;
end
assign led = (count==4'b10x0); ←不定のxって使えないんですかね？ bit1を無視したいんですが
コンパイルは通るけどRTL VIEWERで見ると何も無いので、
完全に無視されてるんですが。
>9
count のbit1 が不定 ... つまり 0 だか 1 だか分からない時 (0 でも 1 でも良いという意味ではない)
に "==" が成立する、という動作になってんだろ。無視はされてない。
実機では 0 だか 1 だか分からないってことはないから "==" が成立することはなく、
assign 文ごと消えると。
横からすみません。教えてください。
>0 だか 1 だか分からない時 (0 でも 1 でも良いという意味ではない)
これは、どういう事なのでしょうか?
xだと「1でも成立、2でも成立」ということでは無いんでしょうか?
書籍5kはちと高い・・・。PDF版単体で売ってほしいわ。
x が「0 でも 1 でもオケ」になるのは casex 文の時だけ。
ありがとうございました。そうなんですか。
xをドンとケアは使えるところと使えないところがあるんですね。
ありがとうございました。
STARCの本を買って勉強します。
ありがとうございました。
ﾜﾛﾘﾝ
どっちがおいしいでしょうか。
自分もVHDLなら即買いだったかな。NiosII部分の記事を読んで決めようと思ってる。
たまたま仕事でやっているから、慣れてるというだけではないのですか？
記述量は多いし。
VHDLは下位モジュールの信号を引っ張り出すのが面倒
そうするとますますVerilogが良いように思えます。
always@(posedge hoge or negedge hoge) みたいなの
ないならQuartusIIでも無理なのは自明
シミュレーションなら可能だろうけど
高周波か遅延回路使ってエッジ検出するしかないですか・・・
http://twitter.com/#!/hmori/status/94388772225024000
そんなことしているの?
ModelSimのマニュアルを読めば幸せなのに。
>>23
> 記述量は多いし。
Verilog派の人はそれを良く言うね。
でもVHDLはAdaに由来し、その言語仕様は大規模プロジェクトでバグを作り込まないための、長年の言語工学の研究の成果によるもの。
系譜としてはAlgol→Algol68→Ada→VHDLだけど、AdaはN.Wirth教授の功績が大であると指摘しておく。
Algol68からブランチした中に、N.Wirth教授による実験的言語Modulaがあるが、これはモジュール構造を仕様に持ち込んだもの。
モジュール構造とは、上位から下位までを階層を成し、名前空間のスコープを制限するもの。
これにより、大規模プロジェクトで知らぬ間に他人が作った同名の関数名とか、変数にリンクするのを防ぐ事が出来る。
知らない間にリンクしてしまうと、それを見つけるのは厄介だからね。
VHDLの記述量は多いのは、ここら辺に由来する。
その分、コンパイラさえ通ってしまえば、残るは論理的バグのみ。
Verilogと違い、その安全面とデバッグしやすさは、記述するだけで得られる面は大きい。
実際、Verilogはその後SystemVerilogが作られたが、SystemVHDLは作られていない。
これは元々VHDLがSystemVerilogの改良点を含んでおり、作る必要がないため。
それだけ言語仕様としては先進だったのさ。
> 知らない間にリンクしてしまうと、それを見つけるのは厄介だからね。
この保護機構が無いVerilogは、
>>24
> テストベンチ使いこなしたいならVerilog
な荒技が出来てしまう。怖い怖い。
ModelSimでもVerilogの$readmemhとか$writememhとかみたいな便利なものは無い
まあ大規模なものがVerilogで記述されてる実績を見ても
そんなに心配することでもなかろうに
／＼ ⌒ヽ≡≡≡≡＼
／ (( |A D A|;;;;;∵. ... ＼
／◇＼／￣￣￣￣￣＼／◇.＼
／ ＼ ＼____|| | | ||____／／ ＼
／ //／￣／￣￣V￣￣ ＼￣＼// ＼
￣￣￣ ＼ ≡||□||≡ ／ ￣￣￣
書いたのソリトンウェーブの中の人っぽいから工業高校あたりの教科書になるの決まってるんじゃない？
だけど、タイプ量多いよね
しかも、なぜかstdは、standardとフルで打たないんだよね
だからこんなに高いのか
>内容が薄すぎて
先輩風ビュービューの、少しだけできるから天狗になっている、そんなお前には
そう感じるかも知れない。が、初心者は、それを読み解くのに3ヶ月とかかかるんだ。
お前にだって、そういう時期があっただろう。黙って見てろ。
>>34 >>37
std_logic_vectorは、言語仕様でなくてライブラリなんだけど…。
Ada/VHDLはタイプオーバーロード出来るからね。
嫌ならライブラリを直せばslvとか、短く出来るよ。
その他タイプ量が多いのは事実だけど、あれ、Adaが英文として自然な方向に設計された為。
ウロ覚えだけど、電話でコードをしゃべるテストをして、プログラミング言語の中で一番正しく伝わったのがAdaだった逸話があるんだって。
それだけ、Adaは英語圏の人には自然な文法になってるんだってさ。
もういいかげん{}にしてくれよ…
Verilogの、//や/*のコメント表記は、柔軟性があって好きだ
> もういいかげん{}にしてくれよ…
それ、初期のAlgol系からブランチした言語群のふる〜い仕様。
Cとかもそうで、未だにひきずってるw
一度自分の知識が根拠のない神話にどれだけ染められてるか確認したほうがいいと思う。
お前はCより日本語を勉強したほうがいいと思う。
C言語は系統的にAlgol60→CPL→BCPL→B→Cなんだけど、begin〜endと{}とは同じブロック文。
BCPLでは「$( 〜 $)」だった。
CPLは文献が失われて知らない。
Algol60では「begin 〜 end」。
こんな訳で、元を辿れば「begin 〜 end」のブロック文。
俺が言うことより、大学のせんせいの言うことを信じるかな?
ttp://www.edu.cc.uec.ac.jp/ee/ip/c_lang/pas-c-ex.html
C : if (…) {…} else {…}
でも、比較的新しい研究成果を元にしているAda/VHDLは
VHDL : if … then … else … end
と、ブロック文である事を明示的に示さなくても良い様に改良されている。
でも古いところから分岐したVerilogは、
Verilog: if (…) begin … end else begin … end
と、ブロック文が残っている(← Verilogの話しに戻したw)
それと、俺は>>45ではないから。
俺は5040円のを買ったけど、18600円のフルセットを買った人はいないのか?
授業資料に書いてある「歴史」なんてのはたいていあやしい。
きちんとした考察を読め。
http://www.lbm.go.jp/toda/comp/corigin.html
例えば、Ｂ言語やＣ言語の顕著な特徴である「視覚的表現」が、これに該当する。 典型的なのは、ブロックの区切りに「begin」「end」というキーワードではなく、 括弧記号「{ }」を用いたことであろう。
つうことで、ブロック文であることがここにも書かれているが?
ところでいい加減スレチだから、よそに行けよ。
あ、それDE1だわ
SRAM→内部BlockRAM、サウンド→1bitΔΣ出力で我慢するか…
少し高いけどDE1の方がいいかもね
>>54
nanoはmicroSDスロットを何故付けなかったし
けど、NIOS IIについての記述がもっと欲しい。FLASHに書き込む方法とか、デバッグの方法とか。
何か良い本は無いでしょうか?
明日、町の本屋まで行くので、ぜひ買ってきたいです。
わかったことは、SOPCビルダーで機能を選んだら、FPGAによるマイコンが完成し、
あとはマイコンソフトをゴリゴリ作るということ。
ただし、マイコンソフトのコンパイルが、とても長くて、やってられないこと。
PCが止まってしまったかと思うくらい長時間。
論理合成とC言語のコンパイルどちらでしょう
論理合成なら一回キリですし長くても耐えられそうですけど、
C言語のコンパイルが長かったりしたら問題ですね。
シリアルが230Kbpsとしたら1Mbpsくらい出るかな？
SOPC Builderで作れるかな
セレクト端子が1のときAで0のときBという変態仕様なんでしょうか？
一生懸命リファレンスを探していたけど、
OpenDesignFileで等価回路を参照できたのね
xxx.sof (SRAM Object File)だと思いますが、FlashROMの中に書き込んで、
電源off後でも、起動できるファイルは、どのような拡張子でしょうか?
xxx.mcsとかを探したのですが、見つかりません。xxx.bitファイルも見つかりま
せんでした。
あと、ASCデバイスとは、何でしょうか? ALTERA Sxxxx Cxxx の略でしょうか。
よろしくお願いします。
ファイルメニューのconvertprogramfileでsofを入れ込んで作るんだけど、
ここらへんは公式HPのビデオ見るのが早いかな。
pofとかjitとか、色々あるよ。
のP183辺りですかね。
一向にに見つかりません。ALTERAのページには、sofと同時にpofも生成される、
とあるので、フルコンパイル(CTRL+L)を実行しているのですが。
Programmerで、modeをASにすると「何かが足りないから、このモードはできないよ」
と言われます。
DE0にはEPCS4というconfig ROMが載っているので、それに書き込めば、
電源起動時に読んでくれると思うのです。
>>62, 63, 64
ありがとうございます。明日、試してみます。
ファイルの拡張子がたくさんあって、覚えきれません。
jamとかは、まるでプリンターのjamのよう。
CQの本で勉強していますが、RAM上で動かす方法だけしか書かれていないように思います。
RUN←→PROG SWは、常にRUN側にして置いてください、って書かれています。
PROG側にしないとASモードは使えないと思うです。
Programmerについては、Xのほうがわかりやすいと思うのですが、どうでしょう。
DE0ではコンフィギュROMがJTAGに繋がっていないので、
デバイス経由での書き込みになってるからややこしい。
> CQの本で勉強していますが、
それでは…。
Alteraは意外に日本語ドキュメントを用意しているから、そっちを見たほうが早いよ。
QuartusIIをインストールしただけじゃ使えないんですか？
Nios II エンベデッド・デザイン・スイート（EDS）も
インストールする必要があるとか
Nios II Software Tools for Eclipseが使えるようになりました。
pof自体は生成されていますか？
私もあまり自信がないのですが、cpnfigDeviceの中のUse configuration devceを
EPCS4にすると、pofが生成できるようですが。
開発ツールをインストールしたのだけど、ちょっと悩んだところを書いとく。
インストールするべきソフトは「QuartusII」と「NiosII_EDS」、それぞれ別々にインストールする
必要がある。解説によっては「NiosII_EDS」の代わりに「NiosII_IDE」で説明されていることもあるけど
前者は後者の後継にあたる新しいバージョン、NiosII_EDSをインストールするとNiosII_IDEも同時に
インストールされる。もしIDEの方を使いたいという場合はウィンドウズのスタートメニューから起動する
必要がある。QuartusIIとNiosII_EDSはデフォルトのインストールでデスクトップにアイコンができたかな。
開発には他に「SOPC Builder」と「Programmer」を使うことになるけどこれらはQuartusIIをインストールすると
同時にセットアップされる。de0-nano買ったばかりだけどde0の方がよかったかな？
同士よ〜
nanoはスイッチが直接操作できないのが面倒でならんｗ
チップ限定でも良いから
それらしき物を発見
ttp://zone.ni.com/devzone/cda/tut/p/id/11917
本屋で本を手にとってないけど、>>56を読んで買う程の本ではなさそうとオモタ。
ソリトンシステムとDE0を販売しているソリトンウェーブって、関係ないのかな?
ソリトンシステムの林氏がディジタルデザインテクノロジ誌に寄稿した、FMラジオの記事。
あれのDE0移植版のハードでも提供されれば面白かっただろうに。
とりあえず、本を一通りやったらZet processorで遊ぶのがいいよ。
Zet processor
ttp://zet.aluzina.org/index.php/Zet_processor
Zet processor is an open implementation of the so widely used IA-32 architecture (generally called x86).
ｖ1.2からDE0をサポートしたし、ただのFPGA基板がクラッシックなパソコンに変身するのも面白いし。
始めてＦＰＧＡにさわる初心者ならかって損はなさそうかなとは思う。アマゾンにも
カスタマーレビューが一件アップされてるね。
しかしＦＰＧＡって面白いのにマイコンに比べて情報が少ないな。開発ツールに依存する
部分も多くて古い記事ではこれから始める初心者にはあんまり役に立たなかったり。
ＮｉｏｓＩＩのソフトウェアのコンパイル時間は自分のパソコン環境では最初のビルドでは
１分くらい、２度目からは２０秒くらいかな。汎用マイコンのに比べれば遅いね。
Rばいいのに。
いやマニュアル通りにやれば問題ないと思うけど。 どこがややこしいのか判らん。
コンフィグＲＯＭに直接書けないと嫌だというだけなんだろうか？
.sofファイルと.elfファイルをツールを起動せずにターゲットにダウンロードするための
バッチファイルを作りたい。ファイル名はtest.sofとtest.elfでc:\の下にコピーされています。
@path c:\altera\10.1sp1\quartus\bin;
@echo off
@ set SOPC_BUILDER_PATH=%SOPC_KIT_NIOS2%+%SOPC_BUILDER_PATH%
@ quartus_pgm -m jtag -c USB-Blaster[USB-0] -o "p;test.sof"
バッチファイル内にこのような記述をすると.sofファイルはダウンロードできます。
.elfをダウンロードするにはどのように記述すればいいのでしょう？
Nios2インストールフォルダにあるNios II Command Shell gcc3.batを実行してその中で
nios2-download c:/test.elf -g -r
と入力するとダウンロードできるのは確認できています。
これをバッチファイルで処理したいと言うことです。
ただ、問題が発生してすることになるだろうけどw
ISim使ってみます。ありがとうございました。
というか、電源onで自起動するようにしたいのですが、
どのようにすれはよいのでしょうか。
先日発売のCQの本には、最後が端折ってあって、わからないです
スイッチをPROGにして、de0の電源入れて、asモードで
書き込めばいいような気がするんだけど、あってますか?
>>79
100〜のスレッドの続きを読む